第１章 多層配線技術の歴史的変遷
1 半導体産業60年の歴史と微細化の狙い
1.1 半導体産業60年の歴史
1.2 素子の微細化と半導体市場の変化
1.3 将来の半導体に求められる機能とシリコン共通基盤技術
2 多層配線の役割と構造・材料・プロセスの進化の足跡
2.1 LSIの高集積化・高性能化を支える薄膜・微細多層配線技術
2.2 130/90/65nm:過去3世代のCu/Low-k多層配線構造のトレンド
2.3 先端LSI（65-45nm世代）の断面構造図
2.4 多層配線技術の進化の足跡
2.5 Metallization技術の進化
2.6 多層配線加工/平坦化技術の進化
2.7 層間絶縁材料の進化
2.8 これまでの多層配線材料・構造の歴史的変遷
2.9 コンタクト構造の変遷
2.10 ビアホールの埋め込み構造とプロセス
2.11 層間絶縁膜の種類と用途
2.12 180nm世代以降の多層配線技術の課題
2.13 配線ピッチ縮小に伴う配線容量の変化
2.14 CMP技術の概要
2.15 CMP技術のデバイス応用と導入世代
2.16 Al-RIE配線およびW埋め込みViaの適用限界
2.17 W埋め込みViaのEM不良モード
2.18 180nm世代のMPUの断面構造（4層Al配線）
2.19 多層配線構造の変遷（Al → Cu）と課題
2.20 Cu/Low-k材料・プロセス関連の不良モードとその要因
第２章 多層配線の最適スケーリングとITRS 2009最新技術ロードマップ
1 LSIにおける配線の役割と階層構造
2 LSIにおける配線長分布とスケーリングの考え方
3 高性能SoCにおけるFloor Planの実例
4 SoCの高性能化のための指標とRC遅延モデル
5 各配線層におけるRC寄与度の違いと要求性能
6 古典的な下層（Local/ Intermediate）配線のスケーリング理論
7 古典的なGlobal配線のスケーリング理論と逆スケーリングの必要性
8 上層（Global）配線における逆スケーリングの効果
9 逆スケーリングGlobal配線の導入実態（一例）
10 ITRS 2009 MPU Interconnect Roadmap（抜粋版）
11 ITRS 配線技術Roadmap改訂の歴史的変遷
12 配線抵抗へ及ぼすバリアメタル（BM）膜厚の影響
13 ITRS 2004:電子散乱効果の配線幅依存性を考慮したCu配線抵抗の上昇モデル
14 ITRS 2005:配線幅と膜厚依存性を考慮したCu比抵抗上昇モデル
15 Cu配線に用いられている絶縁膜の種類と役割
16 Cuダマシン配線を構成する絶縁膜の種類と役割
17 ITRS Low-kロードマップの変遷（1999〜2009年度）
18 ITRS 2009 Low-k Roadmap改訂版
19 学会動向から見たLow-k技術の開発状況
20 ITRS 2009 Low-k Roadmap Update （Final Version）
21 ITRS 2008Bulk k Value Update for ITRS2009 （Realistic Case）
22 配線パラメータのkeffに対する感度解析
23 ITRS 2007 Low-k Roadmap Table
24 コンタクト抵抗の推移とWプラグの限界見極め
25 ITRS 2009 配線最大電流密度（Jmax）Update
26 配線技術ロードマップの限界とEmerging技術
27 More Moore & More than Moore
28 記憶・画像処理・通信ネットワーク
第３章 微細Cuダマシン配線プロセス技術の基礎と最新動向
1 CMOS製造プロセスフロー概要
2 配線プロセスの変遷
3 先端LSIの製造プロセスフロー（CMOS-Tr形成後の多層配線）
4 金属材料の抵抗率とCuとAlの材料物性比較
5 Cu拡散バリアメタルの要件と材料候補
6 金属・絶縁膜成膜技術
7 微細DD（配線溝/Via）へのBM/Cu埋め込みプロセスの課題
8 BM/Seedスパッタ法の変遷と課題
9 LTS → IMPによるVia Side/Bottom Coverageの改善
10 Cu電解めっきプロセスの概要
11 Cu電解めっき埋め込みにおけるAdditiveの重要性
12 総合的な観点から見たCuめっき液（Additive）選定の重要性
13 CMPにおけるグロ−バル平坦性と均一性の要求値
14 微細・薄膜Cu配線形成におけるCuめっきプロファイルと平坦性改善策
15 SoC Test ChipにおけるCuめっき後のプロファイル（AFM測定）
16 CuめっきOver-Plating量とCu-CMP後の段差との相関
17 BM膜種（Ta vs. Ti）による対Cu密着性の違い
18 Ti-BMによるCu濡れ性及びSM信頼性改善
19 BM（Ta/ Ti）の酸化モデル
20 Low-k化に伴うSiV耐性の劣化とTiによる改善効果
21 Ti-BMの課題
22 Ti（N）化によるOver-hangの改善効果
23 Cu配線抵抗低減化のためのTi（N）化の提案
24 Ti（N）適用によるCu粒径と配線抵抗の変化
25 Ti（N）適用によるSM信頼性改善効果
26 Ti（N）適用によるEM信頼性改善効果
27 32nm世代以降の微細DD埋め込み技術の方向性
28 BM/Seedブリッジング不良に起因したCu電解めっき時のVoid形成
29 ALD-BM（TaN）プロセスの課題
30 ALD-TaNのTop/Bottom-Tiとの積層化による改善効果
31 CVD-Ru Linerプロセスの課題（from IITC 2006）
32 IITC 2008に見る「Ru関連」論文
33 IITC 2009に見る「Ru関連」論文
34 「Ru」の本質的な優位性
35 低コスト・低抵抗・高信頼性超薄膜Barrier自己形成技術
36 Cu/TEOS-SiO2界面付近のEELS Mapping Images
37 配線間リーク及び容量評価結果（MnSixOy膜のBarrier性と誘電率）
38 Mn以外の合金元素（X）における電気抵抗挙動と拡散機構
39 Via抵抗の低減効果及びEM/SM信頼性改善効果
40 Porous Low-k 材料の吸湿に起因した配線特性の劣化と対策
41 Porous Low-k 材料の吸湿に起因したGap形成不良モデル
42 IITC 2009に見る「CuMn、MnOx関連」論文
43 埋め戻し法による極微細・薄膜Cu配線の形成
44 Cu電気抵抗率上昇における配線幅依存性
45 Cu電気抵抗率の実測値と理論値の比較
46 微細・薄膜Cu配線の電気抵抗率上昇モデルについて
47 Cu配線の電気抵抗率上昇に影響を及ぼすプロセス因子
48 Cu結晶粒径が電気抵抗上昇に与える影響
49 配線幅による熱処理後のCu結晶粒成長の違い
50 Cu配線における表面酸化膜の影響
51 金属配線構造に対するMCシミュレーション
52 Grain Boundary散乱モデル
53 界面散乱モデル
54 金属配線における電子輸送モデル
55 微細配線中における電子の散乱挙動
56 配線コーナー部の影響のない円形配線におけるキャリア速度の向上効果
57 配線コーナー部の影響のない円形配線における配線容量低減効果
58 Via付きCu配線におけるSiV（Stress-Induced Voiding）現象
59 Via付きCu配線におけるVoid形成モデル
60 SiV不良におけるCu配線幅依存性
61 SiV不良におけるCu配線幅依存性モデル
62 材料に印加される応力と歪みの関係
63 クリープ現象
64 薄膜の応力
65 クリープの温度依存性
66 転位クリープモデルとSM加速試験による実験とのFitting例
67 Via付きCu配線におけるSiV信頼性劣化の対策
68 合金Seed（CuAl）によるSM信頼性向上効果
69 合金Seed（CuAl）によるEM信頼性向上効果
70 合金Seed（CuX）による配線抵抗の増大
71 自己形成MnSixOyバリアによるSM信頼性改善効果
72 金属薄膜配線におけエレクトロマイグレーション現象
73 流束発散を生じさせる要因
74 Al/TiN/Ti積層配線構造における結晶情報伝達効果
75 Al（111）配向性とEM耐性の関係
76 エレクトロマイグレーションに及ぼす不純物添加の効果と影響
77 Alダマシン配線のEM耐性におけるCu添加効果
78 自己形成MnSixOyバリアによるEM信頼性改善効果
79 EM挙動におけるCu配線とAl配線の差異
80 「EM Crisis」〜微細化（32nm世代以降）によるEM寿命の低下
81 「EM Crisis」対策案
82 Cap-BM（CoWB）プロセス概要
83 CoW-CapによるEM信頼性向上と配線間リーク増大
84 選択崩れCoWのリフトオフ検討と配線間リーク改善
85 CuSiN-Capプロセスと配線間リーク特性・EM信頼性改善効果
86 CuSiN-Cap付きCu配線の抵抗上昇モデル
87 EM信頼性向上技術と配線抵抗上昇
88 CuSi（N）-Cap & Ti-BM併用によるEM信頼性向上と抵抗抑制の両立
89 CuSi（N）-Cap & Ti-BM併用による抵抗上昇抑制とEM向上両立のメカニズム
90 Cu/Low-k配線におけるTDDB信頼性
91 Cu/Low-k配線におけるTDDB故障メカニズム
92 TDDB故障モードとCMP後洗浄による改善
93 Cu配線LER（Line Edge Roughness）のTDDBへの影響
94 Low-k化によるTDDBの劣化
|
第４章 Low-k層間絶縁膜プロセス技術の基礎と最新動向
1 誘電体の分極と周波数依存性
2 比誘電率低減化の手法
3 多孔質化による低誘電率化
4 Low-k材料物性と配線特性上の課題
5 Low-k材料の基本特性とインテグレーションデータとの相関
6 Low-k膜が量産されるまでの開発ステップ
7 Low-k材料の機械的強度とCMP耐性
8 Low-k SiOC系材料へのDamage Layer形成工程
9 Ashing（O2-RIE）によるCD-Lossと配線容量増大
10 H2O or H2/He AshingによるDamage低減効果
11 Low-k絶縁膜構造の選定基準
12 Low-k絶縁膜構造と選定基準
13 Homogeneous-DD構造のプロセスフローと課題
14 Cu/Low-k材料・プロセス関連の不良モードとその要因
15 Low-k保護Cap構造の必要性
16 CMP時のScratch発生と配線間リーク特性の劣化
17 Cap付き絶縁膜構造におけるレジストポイゾニング不良
18 Resist Poisoning 不良の対策
19 Resist Poisoning対策によるVia導通歩留りの改善
20 Homogeneous-ILD構造におけるDD加工形状の課題
21 DD加工形状がメタル埋め込みに及ぼす影響
22 Hybrid ILD構造/Processのメリット
23 配線溝深さ制御性から見たHybrid vs. Homo-ILD構造の比較
24 配線Trench深さの配線幅依存性の比較
25 65nm世代eDRAM対応6層Cu配線断面構造
26 45nm世代の2層Cu-DD/Hybrid構造配線の断面形状と電気特性
27 学会動向から見たLow-k技術の開発状況
28 Homo構造におけるDD加工/BM成膜プロセス上の課題
29 材料改良及びEB-CureによるPorous Low-k材料の機械的強度の改善
30 Porous材料開発の変遷とKiller-poreによるCu Voiding
31 Porous-PArにおけるPore分布の改善
32 NCS（Nano-Clustering Silica）材料の報告例
33 EB-Cure技術の概要と効果
34 EB-CureによるpMOSFETへのCharging Damage評価結果
35 UV-Cure技術の報告例
36 EB-CureとUV-Cureの特性比較
37 Porous Low-k材料実用化のためのKey Point
38 各種SiOC系材料におけるPlasma Damage耐性比較
39 Plasma Damage耐性の高いLow-k材料設計のための分析技術
40 Low-k材料設計のための構造分析手法
41 NMRによる各ユニットの割合とダメージ耐性の関連性
42 SiOC材料におけるPlasma Damage耐性の違いとC濃度Upによる改善効果
43 Sparse Via-chainにおけるSiVの加速現象
44 Via導通特性におけるパターン粗密依存性のモデル
45 Cu Dummy効果（Via信頼性向上）
46 22（20）nm世代のUltra Low-k絶縁膜構造と材料ターゲット
47 Ultra Low-k（k〜2）材を適用した世界初の2層Cu電特結果
48 Ultra Low-k（k2.0）SiOC材料のダメージ耐性改善
49 孤立Viaの導通不良とSilylationの効果
50 Porous SiOCに対するPlasma Damage修復技術
51 Toughening Agentを用いたDamage修復の効果検証実験
52 Damage修復&Pore-sealing技術の必要性と方向性
53 Gas-Silylation（LKR）によるRC積の改善効果
54 Cap界面剥がれ現象とSilylationの効果
55 CMPせん断応力下での変形とVia部最大発生応力
56 CMP時のせん断応力によるLow-k材料への応力集中と損傷
57 ULK対応CMPにおける界面の密着強度改善の重要性と施策
58 32（28）nm世代のDirect-CMPプロセス
59 P-SiOCのDirect-CMPプロセス適用におけるSilylationによる配線間リーク特性改善効果
60 EELS分析を用いたp-SiOC中のDamage層（Carbon）の深さ分布
第５章 Cu/Low-k技術の課題とPost-Cu/Low-k技術の展望
1 カーボンナノエレクトロニクスへの期待
2 CNTの配線応用における本質的なメリット
3 Carbon Nanomaterialsfor Next-Generation Interconnects and Passives
4 Conductance Modeling for GrapheneNanoribbon（GNR） Interconnects
5 グラフェンによる抵抗低減の可能性
6 Via-HoleからのCNT成長
7 LSI配線プロセスとの整合を考慮したCNT成長プロセス（案）
8 パルス励起PECVDによる低温高速成長
9 多段階プラズマ処理による超高密度CNT成長
10 CNT高密度化：膜触媒技術
11 Co膜触媒の下地膜（TiN）の膜厚依存性
12 微細（70nmφ）ViaへのCNT成長と電気特性
13 32（28）nm世代以降のLow-k材料の機械的強度低下予測
14 ELK（k＜2）材料の機械的強度の改善策
15 現実的なPore後作りプロセスの提案
16 Air-Gap想定構造と検討課題
17 Air-Gap構造における自重/外部荷重による変位量見積もり結果
18 完全Air-Gap想定時の熱膨張による配線変形
19 各種Air-Gap構造における昇温時のCu配線の変形概略図
20 学会発表に見るAir-Gap技術動向（2006-2009 IEDM、 VLSI、 IITC、 AMC）
21 学会発表に見るAir-Gap配線技術の特徴
22 Borderless-Viaに対応したAir-Gap形成プロセス（IITC 2007）
23 低コスト指向一括後抜きAir-Gap形成プロセスの概要
24 11層配線Chipを用いた一括後抜き6層Air-Gap同時形成技術
25 一括後抜き方式Air-Gap方式における吸湿による配線容量増大
26 Air-Gap形成後の埋め戻し/防湿プロセス
27 専用TEGを用いたAir-Gap形成領域の断面SEM観察結果
28 配線容量のGas抜きVia-Pitch依存性
29 配線間リークのAir-Gap構造依存性
30 中・長期多層配線材料ロードマップ
第６章 総括
1 Low-k技術
2 Metallization/CMP技術 |
